av日韩精品在线观看入口-日韩av三级黄色中文字幕-超碰精品日韩欧美国产-日韩av成人精品日韩在线播放-亚洲天堂一二三四五-日韩深喉视频网址-午夜日韩精品视频试看-亚洲天堂久久久久久久-日韩人妻一区二区三区蜜桃成熟时,亚洲乱熟女区二区三区,日韩中文字幕精品在线视频,2022国产欧洲精品网站在线

1引言

　　智能溫度控制器目前基于智能溫度傳感器DS18B20的測(cè)溫設(shè)計(jì)大多是單片機(jī)程序。本課題嘗試使用FPGA芯片進(jìn)行設(shè)計(jì)。FPGA內(nèi)部有豐富的觸發(fā)器和I/O引腳，同時(shí)具有靜態(tài)可重復(fù)編程和動(dòng)態(tài)在系統(tǒng)重構(gòu)的特性，極大地提高了設(shè)計(jì)的靈活性和通用性，更適用于電子系統(tǒng)的開(kāi)發(fā)。如果用戶(hù)需求量非常大，采用ASIC流片能極大地節(jié)省成本，經(jīng)濟(jì)效益十分顯著。FPGA可做其它全定制或半定制ASIC電路的中試樣片。鑒于此，本課題使用硬件描述語(yǔ)言設(shè)計(jì)FPGA控制器來(lái)實(shí)現(xiàn)傳感器控制，同時(shí)用VC來(lái)實(shí)現(xiàn)用戶(hù)控制界面。

　　智能溫度控制器一線(xiàn)總線(xiàn)(l-wire)傳感器的出現(xiàn)(如DS18B20)，使得在倉(cāng)庫(kù)、工廠、樓宇等需要實(shí)時(shí)測(cè)溫的網(wǎng)絡(luò)布線(xiàn)得以大大改善。在大體積混凝土的建造過(guò)程中，為了防止混凝土的開(kāi)裂而造成工程的失敗，需要對(duì)若干點(diǎn)的溫度進(jìn)行實(shí)時(shí)監(jiān)控。由于施工現(xiàn)場(chǎng)的限制，使得可利用的布線(xiàn)區(qū)域越簡(jiǎn)單越好。與此同時(shí)，現(xiàn)場(chǎng)溫度的采集與控制也有一定的要求。這時(shí)就可以在需要的測(cè)溫點(diǎn)橫向或縱向構(gòu)成多層網(wǎng)絡(luò)，而各個(gè)一線(xiàn)總線(xiàn)傳感器直接掛接在上面即可。而對(duì)于每層的溫度采集和控制則可以由“FPGA控制器"去實(shí)現(xiàn)，使用和拆卸都很方便。并且由于FPGA移植性好、升級(jí)方便，對(duì)于各企業(yè)的成本也可以大大降低。隨著FPGA的進(jìn)一步發(fā)展，此溫度采集控制器的應(yīng)用范圍將不斷擴(kuò)大，所體現(xiàn)的價(jià)值也將越來(lái)越高。

　　現(xiàn)場(chǎng)可編程門(mén)陣列(Field Programmable Gate Array，F(xiàn)PGA)是當(dāng)今應(yīng)用zui廣泛的一類(lèi)可編程集成電路(ASIC)。FPGA作為集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。電子設(shè)計(jì)工程師利用它可以在辦公室或?qū)嶒?yàn)室里設(shè)計(jì)出所需的集成電路，從而大大縮短了產(chǎn)品上市時(shí)間，降低了開(kāi)發(fā)成本。此外，可編程邏輯器件還具有靜態(tài)可重復(fù)編程和動(dòng)態(tài)在系統(tǒng)重構(gòu)的特性。這使得硬件的功能可以像軟件一樣通過(guò)編程來(lái)修改，極大地提高了電子系統(tǒng)設(shè)計(jì)的靈活性和通用性。

　　2智能溫度采集器的設(shè)計(jì)

　　在FPGA的設(shè)計(jì)中一般有兩種方法：自上而下和自下而上。任何復(fù)雜的數(shù)字系統(tǒng)，都可以按層次細(xì)分，一直分到對(duì)每個(gè)部分都有比較明確而簡(jiǎn)單的設(shè)計(jì)方案為止。這就是常常說(shuō)的分而治之的方法。自上而下的方法之所以重要，就在于只有在上面的層次上才能全面確定下面模塊的輸入輸出和功能行為的規(guī)格。而自下而上有時(shí)也行得通的原因是有些模塊的規(guī)格本身是就是事先確定的或者基本可以確定的。

　智能溫度控制器　針對(duì)溫度采集控制器系統(tǒng)的特點(diǎn)，決定采用自上而下的設(shè)計(jì)方法，并將整個(gè)系統(tǒng)分為Control Unit和Data Path來(lái)進(jìn)行設(shè)計(jì)(圖1)。這樣實(shí)現(xiàn)有以下優(yōu)點(diǎn)：(1)Control Unit在內(nèi)部FSM的控制下，在每一個(gè)State會(huì)有Outputs，控制Data Path中數(shù)據(jù)的傳輸，滿(mǎn)足DS18B20的時(shí)序要求；(2)Data Path則完成了所有的數(shù)據(jù)流傳輸，并實(shí)時(shí)的反饋給Control Unit一些Inputs，從而使其State轉(zhuǎn)換能夠正確完成；(3)如果要有附加的控制流和數(shù)據(jù)流要添加進(jìn)整個(gè)FPGA系統(tǒng)，則只要在Control Unit中更改相應(yīng)的State和Data Path中做相應(yīng)修改就可。這樣設(shè)計(jì)出來(lái)的系統(tǒng)穩(wěn)定性、擴(kuò)展性好。